怎樣做好eft/esd問題的測量和定位

在進行標準的eft/esd測試時，把幹擾（rǎo）脈衝從設備外部耦合到內部，同時監視設備的工作狀態。如果設備沒有通過這些標準的測試，測試本身幾乎不能提供任何如何解決問題的信（xìn）息。 怎樣做好eft/ esd問題的測量和定位（wèi），並且要想定位被測物(eut)對突發幹擾敏感的原因和位置（zhì），必須（xū）進行信號（hào）測量（liàng）。但是如果采用（yòng）示波器進行測（cè）量的話，eut內部的幹擾會產生變化。例如圖（tú）1中，使用金（jīn）屬導線的探頭連接到示波器，會形成一個額外的幹擾電流路徑，從而影（yǐng）響測試結果，很難（nán）定位產（chǎn）生esd/eft問題的原因。

圖1 用示波器測量eft/esd 怎樣做好（hǎo）eft/ esd問題的測量和定位，我們先要了解eft/esd幹擾電路正常工作的機理。 在進行eft/esd等抗擾度測試時，需要把相應的突發幹（gàn）擾施加到eut的電源線，信號線或者機箱（xiāng）等（děng）位置（zhì）。幹擾電（diàn）流（liú）會通過電纜或者機箱，流入eut的（de）內部電路，可能會引起eut技術指標的下降，例如幹擾音頻（pín）或視頻信號，或者引起通信誤碼等；也（yě）可（kě）能引起係統複位（wèi），停止工作，甚至損壞器件等。 電子產品的抗（kàng）幹擾特性，取決於其pcb設計和集成電路的（de）敏感度。電路對eft/esd信號（hào）敏（mǐn）感的位置，一般能被很好的定位。形成這些"敏感（gǎn）點"的原因，很大程度上取決於gnd/vcc的形狀以及集成電（diàn）路的類型和製造商（shāng）。 實踐發現，怎樣做好eft/ esd問題的測（cè）量和定位，產生eft/esd問題的主要的原因是，幹擾電（diàn）流的主要部分會流入低阻抗的電源係統（tǒng）。幹擾電流能通過直接的連接進入gnd係統（tǒng），再由線路連接，從另（lìng）外一個地方耦合出來；幹擾電流也能（néng）通過（guò）直接連接進（jìn）入gnd係（xì）統（tǒng），然後通過和金屬（shǔ）塊(例如機箱)等物體的容性耦合方式，以電場的方式(場束)耦合出來。

圖2中，幹擾脈衝電流（liú）i通過電纜（lǎn）或者（zhě）電容滲透（tòu）到pcb內。由幹擾電流產生電場幹擾(電場強度e)或者磁場（chǎng）幹擾(磁場強度（dù）b)。磁脈衝場b或電（diàn）脈衝場e是影響pcb主要的基本元素，一（yī）般來說（shuō），敏感點要麽僅對磁場敏感，要麽僅（jǐn）對電場敏感。 幹擾電流i通過電源線注（zhù）入到設備內部。由於旁路電容c的存在，一部分電流ia離開了被測物，內部的幹擾（rǎo）電流ii被減少了。圖中所示的由幹擾電流ii產生的磁場b會影響它周圍幾厘米範圍內的電（diàn）路模塊，一般電路模塊內隻（zhī）會有很少的信號線會對磁場（chǎng）b敏（mǐn）感。 需要注意，磁場不僅僅由電（diàn）源線電纜上幹擾電流i以及排狀（zhuàng）電纜上的電流產生，旁（páng）路電容c的電流（liú）路徑以及內部（bù）gnd和vcc上的（de）電流，會擴大幹擾範圍。 在電源（yuán）係統(主要是gnd)上流動的（de）幹擾電流，產生（shēng）的很強的寬頻譜（pǔ）電磁場，能幹擾其（qí）周圍（wéi）幾（jǐ）厘米範圍內的集成電路或（huò）者信號線，如果敏感的信號線或者（zhě）器件，例如複位（wèi）信號、片選信號、晶體等，正好放（fàng）置在幹擾電流路徑周圍，係統就可能由此引起各種不穩（wěn）定的現象。 一般情況下，一塊pcb上隻會存在少量的（de）敏（mǐn）感點，而且每個敏感點也會被限製在很少的區域。在把這些敏感點（diǎn）找出來，並采取適當的手段後，就能提高產品的抗（kàng）幹擾性能。 由此可見，怎樣做好（hǎo）eft/esd問題的測量和定（dìng）位，為了定位eut不能（néng）通（tōng）過eft/esd測試的原因，我們就必須首（shǒu）先找出這些（xiē）突發幹擾（rǎo）在係統內部的電流路徑（jìng），再找出該路徑周（zhōu）圍存在（zài）哪些敏感的信號線和器件(敏感點（diǎn）)，之後可以采（cǎi）取改（gǎi）善接地係統以改變電流路徑，或者移動敏感信號線和器（qì）件的位（wèi）置（zhì）等方法，從根本上以低的成本解（jiě）決（jué）eft/esd問（wèn）題。