降低噪聲與電磁幹擾（rǎo）的『30條經驗』

電子（zǐ）設備的靈敏度越來越（yuè）高，這要求（qiú）設備的抗幹擾能力也越來越強，因此PCB設計（jì）也變得更加困難，如何提高PCB的抗幹擾能力（lì）成為眾多工程師們關注的重（chóng）點問題（tí）之一。

（1） 能用低（dī）速芯片就（jiù）不用高速的，高（gāo）速芯片用在關鍵地方。

（2） 可用串一個電阻的辦法，降低控製電路上下沿跳變（biàn）速率。

（3） 盡量（liàng）為繼電器等提供某種形式（shì）的阻（zǔ）尼。

（4） 使用（yòng）滿足係統要求的最（）低頻率時鍾。

（5） 時鍾產（chǎn）生器盡量（liàng）靠近到（dào）用該時鍾的器件。石英晶體（tǐ）振蕩器外殼要接地。

（6） 用地線將時鍾區（qū）圈起來，時鍾線盡（jìn）量短。

（7） I/O驅動電路盡量靠（kào）近印刷板邊，讓其盡快離開印刷板。對進入印製板的信號要加濾波，從高（gāo）噪聲區來（lái）的（de）信號也（yě）要加濾（lǜ）波，同時用（yòng）串終端電阻的（de）辦法（fǎ），減小信號反射（shè）。

（8） MCD無用端要接高，或接地，或定義成輸出端，集成電路上該接電（diàn）源地的端都要接，不要懸空。

（9） 閑置不用的門電（diàn）路輸入（rù）端不要懸空，閑置不用的運放正輸入端接（jiē）地，負輸入端接輸出端。

（10） 印製板盡量使用45折線而不用（yòng）90折線布線以（yǐ）減（jiǎn）小高頻信號對外的發射與耦合。

（11） 印製板（bǎn）按頻（pín）率和電流開關特性分區，噪聲元件與非噪（zào）聲元件要（yào）距離再遠一些。

（12） 單麵板和雙麵板用單點接電源和單（dān）點（diǎn）接地、電源（yuán）線、地線盡量粗，經濟是能承受的話（huà）用多層板（bǎn）以減小電源，地的容生電感。

（13） 時鍾、總線、片選信號要遠離I/O線和接插件。

（14） 模擬電壓輸入線、參考電壓端（duān）要盡量遠離數（shù）字電路信（xìn）號線，特別是時鍾。

（15） 對A/D類器件，數（shù）字部分（fèn）與模擬部分寧可（kě）統一下也不要交叉。

（16） 時鍾線垂直（zhí）於I/O線比平行I/O線幹擾（rǎo）小，時鍾元件引腳遠離I/O電纜。

（17） 元件引腳盡量短（duǎn），去耦電容引腳盡量（liàng）短。

（18） 關鍵的線要（yào）盡量粗，並在兩邊加上保護地。高（gāo）速線要短要直。

（19） 對噪聲敏感的線不要與大電流，高速開關線平行。

（20） 石英晶體下麵以及對噪聲敏感的器件下麵不要走線。

（21） 弱信號電路（lù），低頻電路（lù）周圍不要（yào）形成電流環路。

（22） 任何信號都不要形（xíng）成環路（lù），如不可避免，讓（ràng）環路區盡量小（xiǎo）。

（23） 每個集成電路一個去耦電容。每個電（diàn）解電容邊上都（dōu）要加一（yī）個小的高頻旁路電容。

（24） 用大容（róng）量的鉭電（diàn）容或聚酷（kù）電容而不用電解電（diàn）容作電路充放電儲（chǔ）能電容。使用管狀（zhuàng）電容時，外殼要接（jiē）地。

（25）盡量減少印製（zhì）導線（xiàn）的不連（lián）續性，例如導線寬度不（bú）要突變，導線的拐角應（yīng）大（dà）於（yú）90度禁止環狀走線等。

（26）時鍾信號引線最容易產生電磁輻射幹擾，走線（xiàn）時應（yīng）與地線回路相（xiàng）靠近，驅動器應緊挨著連接器。

（27）總線驅動器應緊挨其欲驅動的總線。對於那些離開印製電路板的引（yǐn）線，驅動器應（yīng）緊緊挨著連接器。

（28）數據總線（xiàn）的布線應每兩根信號線之間夾一根信號地線。最好是緊（jǐn）緊挨著最（zuì）不重要的地址（zhǐ）引線放置地回路，因（yīn）為後者常載（zǎi）有高頻電流。

（29）將數字電路與模擬電路分開。電路板上既有高速邏輯電路，又有線性電路，應使（shǐ）它們盡量分開（kāi），而（ér）兩者的地線不要相混，分別與電（diàn）源（yuán）端地線相連（lián）。要盡量加大線性電路（lù）的接地麵積。

（30）盡量加粗接地線（xiàn），若接地（dì）線很細，接地電位則隨電流的變化而變化，致使電子設備的定時信號電平不穩，抗（kàng）噪聲性能變壞。因（yīn）此應將接地線盡量加粗。如（rú）有可能，接地線（xiàn）的寬度應大於3mm。