1、EMC 電磁兼容
EMC 是電磁兼容的簡稱。PCB 中的 EMC 是電路板在其電磁環境(jìng)中工作而不會對周圍的其他設備產生難以忍受的電磁幹擾的能力。
一般來說,實現符合 EMC 的設計,工程師(shī)必要要(yào)考慮三個基本方麵:
產生不需要的電磁輻射及其傳播
設計或組件各自易受電磁幹擾的脆弱性
PCB 設計不應對其自身造成無法容忍的電磁幹擾
簡單的(de)說,EMC 就是電子係統在共同的電磁環境下運行的能力,首先(xiān)不受其他係統的影響,其次,不受其他係統的幹擾(rǎo),最後,不受自身的幹擾。
2、EMI 電磁幹擾
EMI 是電磁幹擾的簡稱。
EMI 指電磁波從其他(tā)設(shè)備或自然(rán)來源對一個設備(bèi)的負麵影響或破壞(huài)。EMI 也稱為電磁噪聲。每個工程師都應(yīng)該遵循 EMC 配置標準(zhǔn),以將 EMI 總量及其影響降至最()低(dī)。
在印刷電路(lù)板(bǎn)上,有各種潛在的(de)幹擾源,可能會導致以下類別的各種潛在影(yǐng)響:
傳導發射(信號和電源完整性(xìng))
輻射發(fā)射
抗輻射和傳導發射
靜電(diàn)放(fàng)電
因為所有電路(lù)都需要接地,所以接地層是預防 EMI 的第一防線。有以下措施可以減(jiǎn)少 EMI:
增加接地(dì)區(qū)域
在 PCB 內部盡可能多地增加接地區域,可(kě)以通過接地的區域有(yǒu)效地分散、減少(shǎo)流出和串擾。如果接地(dì)層太少,完()全可以添加一層。
接地層
特(tè)別是在多層 PCB 中,接地(dì)層是非常重要的,較高的阻抗水平通常是由偷銅和散列接地層引起(qǐ)的。
每(měi)個組件都應(yīng)該連接(jiē)到地平麵(miàn)
每個組件都(dōu)應該(gāi)連接到接(jiē)地平麵(miàn)或者接地點。
去耦電容
如果設計包含去耦電容,則需要連接到接地層,可以通過減小環(huán)的幅度來減小返回電(diàn)流。
接地層直接放置在帶有信號跡線的平麵(miàn)下方
這個平麵可以屏蔽 EMI,提供電(diàn)感和低電阻公共接地。對於某些區域,可能需要隔離接地,以使接地電流無法流過該部分。
數字地和模擬地(dì)要分開
如果電路板(bǎn)上既有模擬電路又(yòu)有線性電(diàn)路(lù),則應相互隔離。低頻電路應該更多地依賴(lài)單(dān)點並聯接地。當實際走線過程中出現問題時,可以先進行部分串聯接地,再進行並聯接(jiē)地。高頻電路往往依賴於多(duō)點串聯接地,接地線應短而粗。網格狀銅箔應大量應用在高頻元(yuán)件周圍。
地線盡可能粗
接地線應盡可能粗,以便通過大於 PCB 允許電流兩倍的電流,以(yǐ)增加抗噪性。如果(guǒ)采用灌銅做(zuò)地線,應避免(miǎn)死(sǐ)銅。此外,功能相近的銅線應通過粗引線相互連接,以保證地線的質量,同時降低噪聲。
接地係統長度應保持在(zài)最短
接地係統長(zhǎng)度應保持在最短,以防止(zhǐ)電感成為問題。在低頻下,這種(zhǒng)影響會變(biàn)得非常顯著。粗線可以提供幫(bāng)助,以及在 PCB 上使用帶有關鍵軌道的接地層。
地線形成閉環回路
對於僅包含數字電路的(de)電路板,可以通(tōng)過將接地電路設計成圓形回路來提高抗噪聲能力。
不(bú)恰當的電源設計會導致產生較大的噪聲,最(zuì)終降低產品的性能。導致電源不穩定的兩個主要因素:
1)在高速開關狀態下(xià),瞬態交流電流(liú)過大
2)電流回路(lù)上存在電感
因(yīn)此,PCB 設計中應(yīng)充分(fèn)考(kǎo)慮電源的完整性,還需要遵循(xún)以下規則:
電(diàn)源去耦(ǒu)濾波設計
在 IC 芯(xīn)片電源兩端橋(qiáo)接一個電容為 0.01μF 至 0.1μF 的去耦電容,可以顯著降(jiàng)低整個電路板的噪聲(shēng)和浪湧電流。完成電流補償後,去耦電容越低越好。由(yóu)於引線電感低,因此應(yīng)最佳使用安裝電容。
對電源進行(háng)濾波最()有效的方法是在交流電源線處布置(zhì)濾波器。為防止引線相互耦合或產生環路,濾波器的輸(shū)入和輸出線應從電路板的兩側引(yǐn)出(chū),引線應盡可能短。
電源保(bǎo)護(hù)設計
電源保護設計涵蓋過流保護、欠壓報警、軟啟動和過壓保(bǎo)護。通過熔斷(duàn)器的應用,可以在 PCB 的功(gōng)率部分實(shí)現過流保護。
為了防止熔斷器在熔化過程(chéng)中影響其他模塊(kuài),輸入電(diàn)壓也應設(shè)計為保持電容。
為防止過電(diàn)壓意外損壞元器件,應通過放電管、壓(yā)敏電阻等保護裝置在(zài)配電線與地電位之間建立(lì)等電位(wèi),實現過電壓(yā)保護。
PCB 尺(chǐ)寸
必(bì)須考慮 PCB 尺寸。當涉(shè)及到(dào)超大尺寸的電(diàn)路板時,隨著阻抗的增加、抗噪能力的降(jiàng)低和製造(zào)成本的上升,走線必須走很長一段路。
當電路板尺寸特(tè)別小時,會造成散(sàn)熱問題,並且(qiě)相鄰(lín)走線之(zhī)間容易發生串擾。推薦的 PCB 尺寸為長寬比為 3:2 或 4:3 的矩形。此外,當板(bǎn)材尺寸(cùn)超過200mm*150mm時,應考慮板材收(shōu)回的機械強度。
避免直角
過孔、走線等部分避免 45° 到 90°,走線達到超過(guò) 45 °時,電容會增加。
結果,特性阻抗發生變化,導致(zhì)反射,這種反射會導致 EMI。你(nǐ)可(kě)以(yǐ)通過修整需要轉角(jiǎo)的走線或通過兩個或多(duō)個 45 度或更小的(de)角度對它們進行布線來避免此問題。
保持(chí)信號分離
數字電路、模擬電路和噪聲(shēng)源應(yīng)獨立放置在(zài)板上,高頻電路應與低頻電路隔離。此外,應注意強(qiáng)弱信號的分量分(fèn)布和信號傳輸方向問題。
盡可能增加走線(xiàn)寬度
更寬的(de)走線尺寸可有效減(jiǎn)少輻射發射。
使電流回路盡可能小
使返回電(diàn)流路徑盡(jìn)可能短,並沿著電阻最小的路徑布線。返(fǎn)回路徑的長度應與傳輸跡線的長度大致相同或更(gèng)短。
謹慎使用(yòng)過孔
過孔在 PCB 設計中是必(bì)要的,因(yīn)為它們可以在布線時利用電路板(bǎn)中的多個層。但是(shì),在使用它們時必須小心。
通孔將其自身的電感(gǎn)和(hé)電容效應添加到混合(hé)物中,由於特性阻抗(kàng)的變化可能導致反射。過(guò)孔也會增加走線長度,這需要匹配。盡可能避(bì)免使用過孔(kǒng)作為差分(fèn)走線。
分離模擬和數字組件
與走線一(yī)樣,始終將模擬和數(shù)字電路和組件分開。將模(mó)擬電路和數字電路放置(zhì)得很近(jìn)可(kě)能會導致串擾等問題。
為避免這種(zhǒng)情(qíng)況,請使用(yòng)屏(píng)蔽、多層和單(dān)獨的接地,使(shǐ)模擬和數字信號盡可能(néng)遠離彼(bǐ)此(cǐ),一般來說,最好將模擬信(xìn)號和數字(zì)信號完()全分開。
小心高速組件
越(yuè)快越小,它(tā)可(kě)能產生的 EMI 量就越大。你可以通過(guò)屏蔽和(hé)過濾來對抗這種(zhǒng)自(zì)然的 EMI。
1)可(kě)以在電路板設計中將高速組件與其他組件(jiàn)分開(kāi)。
2)另一個要采取的措施(shī)是保持高(gāo)速信號和時鍾(zhōng)盡可能短,並與接地層(céng)相鄰。這些措施有助於將串擾、噪音(yīn)和輻射水平控(kòng)製在可接(jiē)受的水平範圍內。
組件根據相同的分類進(jìn)行放置
兼容的(de)組件應獨立放置(zhì),以確保組件在空間中不會相互(hù)幹擾。
重量超過 15 克的(de)組件在被支撐固定之前不應進行焊接
不應該組裝又大又重且(qiě)產(chǎn)生大量熱量的組件,相反,應該組裝在成品盒子的底板上。此外,必須保證散熱,並且(qiě)熱敏組件應遠離(lí)產生熱量(liàng)的組件(jiàn)。
優先(xiān)選(xuǎn)用 IC 元件
與分立元件相比,IC元件具有封裝優良、焊點少、故障率低等優點,應優先選用。此外,應選擇(zé)信號斜率相對較慢的器件(jiàn),以減少信號產生的高頻(pín)部分。表麵貼裝器件的應(yīng)用可以減少走線長度,降低阻抗並提高 EMC。
敏感元件放置
敏感信號元件應遠離電源和大功率設備,敏感信號(hào)線絕不允許穿過大功率設備。熱敏元件應放置在遠離熱(rè)器件的位置,而溫度敏感元件應放置在(zài)溫度最()低(dī)的區域。
高電位差元件放置
高電位差元件(jiàn)之間的距(jù)離應加大,以免發生短路。另(lìng)外(wài),大功率元器件應盡量布置在測試時手摸不(bú)到的地方,並經(jīng)過絕緣保護。
適當的 PCB 層數(shù)
在層數方麵,單層 PCB、雙層 PCB 和多層 PCB 。
單層 PCB 和雙層(céng) PCB 適(shì)用於中低密度布線或低完整性電(diàn)路。基於製造(zào)成本(běn)的考慮,大多數消費電子產品依賴於單(dān)層(céng) PCB 或(huò)雙層 PCB 。然而,由於它們(men)的結構缺陷,它們都會產生大量的EMI,並且它們對(duì)外部幹擾也很敏感。
多層 PCB 往往更多地(dì)應用於高密度布線和高(gāo)完整性芯(xīn)片電路。因此,當信號頻率較高且電子元件分布密集時,應選擇至少 4 層的 PCB。在多層 PCB 設計中,電源層和地層應專(zhuān)門布置,信號線和地線之間的距離要減小。
結果,所有信號的環路麵(miàn)積都可以大大減小(xiǎo)。從 EMC 的角度來看,多層 PCB 能夠有(yǒu)效降低輻射,提高抗幹擾能力。
單層 PCB 設計
單層 PCB 通常工作在幾百 KHz 的低頻,因為許多高頻設計條件受到低頻(pín)限製,例(lì)如缺乏RF電路返回(huí)和完()全閉合所需的控製條件,明顯的線(xiàn)路趨膚(fū)效應或不可避免的磁性和環形天線問題。
因此,單層 PCB 往往對射頻幹擾(如靜電、快速(sù)脈衝、輻射或傳導射頻)敏感。在單層(céng) PCB 設計(jì)中,沒有考慮(lǜ)信號完整性和端子匹配(pèi)。首先是電源和地線設計,然後是應該放置在地線旁(páng)邊(biān)的高風險信號設(shè)計。越近越(yuè)好。最後是其他線條的(de)設計。
具體(tǐ)設計措施(shī)包括:
1)必須保(bǎo)證電源線和地線沿關鍵電路信(xìn)號網絡(luò)中(zhōng)的電(diàn)源箱接地點(diǎn)。
2)應根據(jù)子功能進行(háng)走線布線,並(bìng)且必須嚴格考慮(lǜ)敏感組件和相(xiàng)應的 I/O 端子和連接器(qì)的設計要求。
3)關鍵信號網絡中的所有元件(jiàn)應相鄰放置。
4)當 PCB 需(xū)要多個接地點時,確保這些點相互連接,並包括連接方法設計。
5)對(duì)於其他線路布線,RF 返(fǎn)回路徑清晰通過。
雙層/多層 PCB 設計
1)關鍵電源(yuán)層應與相應的接地層相鄰布置,並產生耦合電容。關鍵電源層與PCB去耦電容配(pèi)合,有利於降低電源層的阻抗,獲得良好(hǎo)的濾波效果。
2)相鄰平麵上的關鍵信號不允(yǔn)許穿過分裂區,以阻(zǔ)止信號環路擴大,以(yǐ)減少強輻射,降低幹擾靈敏度。
3)時鍾(zhōng)信(xìn)號、高頻信(xìn)號和高速信號(hào)等關(guān)鍵信(xìn)號(hào)需要相鄰的接地層。例如,與接地平麵相鄰的(de)信(xìn)號平麵可以被視為信號路由的最佳平麵,從而可以縮小信號環(huán)路麵積和屏蔽輻射。
4)電源平麵應小於接(jiē)地平麵。
屏蔽和濾波可以將 EMI 的影響降至最(zuì)()低。一些屏蔽和過濾選項包括:
組件和電路板(bǎn)屏(píng)蔽
物理(lǐ)屏蔽是封裝整個或部分電路板的金屬封裝。目標是防止 EMI 進入電路(lù)板的電路,具體方法因 EMI 來源而異。
對於(yú)來自係統內部的 EMI,組件(jiàn)屏蔽可用於(yú)封裝產生 EMI 的特定組件,從(cóng)而(ér)連接到(dào)地,減小天線環路尺寸並吸(xī)收 EMI。其他屏蔽可能會(huì)包裹整個電路板,以防止來自外部來源的 EMI。
例如,法(fǎ)拉第(dì)籠是一(yī)種厚厚的保護外殼,旨在阻擋射頻波。這些設備通常由金屬或導電泡沫製成。
低通濾波
有時,PCB 可以包括低通濾波器以消除組件中的高頻噪聲。這些濾波器抑(yì)製來自(zì)這些部分的噪聲,允許電流在返回路徑上繼續而不受幹擾。
電纜屏蔽
傳輸模擬和(hé)數字電流的電纜會產生最多的 EMI 問題,屏蔽這些電纜(lǎn)並將它(tā)們(men)前後(hòu)接地有助於消除 EMI 幹擾。
對輸(shū)出相同(tóng)但方向相反的電流信號進行並聯布(bù)局,以消除磁幹擾。
應最大限度地減少印刷引線的不連續性。例如,引線寬度不應突然變化,引(yǐn)線角(jiǎo)超過 90°。
EMI 大(dà)多由時鍾信號線產生,在走(zǒu)線(xiàn)過(guò)程(chéng)中時鍾信號線應(yīng)靠近接地回路。
由於時(shí)鍾(zhōng)引線、行驅動器或總線(xiàn)驅動器的信號線通常承載較大的瞬態電流,因此印刷引線應盡可能短。對於分立元(yuán)件,印刷引線寬度可以(yǐ)達到大約 1.5mm。然而,對於 IC,印刷引線的寬(kuān)度應(yīng)在 0.2mm 至 1.0mm 之間。
避免在熱器件周圍或大電流流過(guò)的引線周(zhōu)圍使用大麵積銅箔,否(fǒu)則產品長時間處於熱環境中可能會(huì)導致(zhì)銅箔膨脹或掉落等問題。如果必須使用大麵積的銅(tóng)箔,最好利用柵格(gé),這樣有利於消除銅箔(bó)與基板熱粘(zhān)合(hé)產生的逸出氣體。
焊盤中心的過孔孔徑應適(shì)當大於元件引腳的孔徑。如果焊盤太大,往往會產(chǎn)生幹焊。
為了(le)最大(dà)限度地(dì)減少輻射幹擾,應(yīng)選擇多(duō)層 PCB,內層定義為電源層和接地層,以降低電源電路阻抗,並在信號線產生均勻接地層的情況下阻止公共阻抗噪聲。它通過(guò)改善(shàn)信號線和接地層之間的分布電容,在阻止輻射方麵發揮著(zhe)關鍵作用。
電源線、地線和電(diàn)路板上的走線對高頻信(xìn)號應保持(chí)低阻抗。當(dāng)頻率保持如此高時,電源線、接地線(xiàn)和(hé)電路板走線都成為負責接收和發射幹擾的小天線。為了克服這種(zhǒng)幹擾,與增加(jiā)濾波電容相比,降低電源線、地線(xiàn)和電路(lù)板走線所具有的高頻阻(zǔ)抗更為重(chóng)要。因此,電路板上的走線應短而粗且排(pái)列均勻。
電源線、地線和印刷走線應適當(dāng)布(bù)置,使其短(duǎn)而直,以盡量減少信號線和返回線形成的環路麵積。
時鍾發(fā)生器應盡(jìn)可能靠近時鍾(zhōng)設備。
石英晶體振蕩器的外(wài)殼應接地。
時鍾域應由(yóu)接地線環繞(rào),時鍾線(xiàn)應盡可能短。
電路板應(yīng)采(cǎi)用45°而不是90°的折線,以減少高頻信號的傳輸和耦合。
單層PCB和雙層PCB應采用單點接電源和單點接地。電源線(xiàn)和接地線都應盡可能粗。
I/O 驅動電路(lù)應靠近電路(lù)板邊緣的連接(jiē)器。
關鍵線(xiàn)要盡量粗,兩邊要加保護地,高速線(xiàn)路應短而直。
組件引腳應盡(jìn)可能短,這尤其適用(yòng)於去耦電容器,使用無引腳的安裝電容(róng)。
對於 A/D 元件,數字部(bù)分和模擬(nǐ)部分的地線不(bú)能交叉。
時(shí)鍾、總線和芯片選擇信(xìn)號應遠離 I/O 線和連(lián)接器。
模擬電壓(yā)輸入線、參考電壓端應遠離數字電路信號線(xiàn),尤其是時鍾。
當時鍾線與 I/O 線垂直時,幹擾比與 I/O 線平(píng)行時更小(xiǎo)。此外,時(shí)鍾組件引腳應遠離 I/O 電纜。
不應在石英晶體或對噪聲敏感的設備下進行跟蹤。
切勿在弱信號電路或低(dī)頻電路周圍產生電流回路。
任何信號都(dōu)不應(yīng)該產生循環。如果必須安(ān)排一個循環,它應該盡可能小。
解耦(ǒu)設計
由電感和電容(róng)組成的低通濾波器能夠濾除(chú)高頻幹(gàn)擾信號。線路上的寄生電(diàn)感會使供(gòng)電速度(dù)變慢,從而使驅動器件的輸出電流下降。
去耦電容的適當放置和電感電容儲能(néng)功能的應用,使得在開關的瞬(shùn)間為(wéi)器件提供電(diàn)流成為可能。在直流回(huí)路中,負載(zǎi)變(biàn)化會引起電(diàn)源噪聲。去耦電容配置可(kě)以阻止由於負載變化而產生的噪聲。
接地設(shè)計
對於(yú)電子設備,接(jiē)地是控製幹擾的關(guān)鍵方法。如果接地與屏蔽措施正(zhèng)確結合(hé),大部分幹擾問題都會得到解(jiě)決。
電話
微信(xìn)